Download do programa em PDF aqui.

Segunda-feira, 20 de junho de 2016

9h00      Registo

9h45      Sessão de abertura

10h00    Apresentação convidada

Moderador: Arnaldo Oliveira (Universidade de Aveiro – DETI / Instituto de Telecomunicações)

Reconfigurable Computing - Architectures and High-Level Programming

Markus Weinhardt  - Osnabrück University of Applied Sciences

11h00    Pausa para café

11h30    1ª sessão – Segurança

Moderador: João Canas Ferreira (FEUP – INESC Porto)

·    Efficient Hardware Implementation of the SHA-3 Hash Function

Magnus Sundal, Ricardo Chaves

·    Secure external memory on embedded devices

Diogo Prata, Ricardo Chaves, Aleksandar Ilic

12h30    Almoço 

14h00    2ª sessão – Processamento de Imagem

Moderador: Horácio Neto (IST – INESC-ID) 

·    Uma Abordagem Multi-softcore Baseada em FPGA para o Algoritmo HOG

José A. M. De Holanda, João Manuel Paiva Cardoso, Eduardo Marques

·    Um framework para coprojeto de hardware e software de sistemas ADAS baseados em visão

Leandro A. Martinez, Eduardo Marques, José A. M. Holanda

·    Image Fusion in FPGA Using Xilinx Design Tools

João Pereira, Rita Ribeiro, António Falcão, Tiago M. A. Santos

15h30    Pausa para café

16h00    3ª sessão – Controlo

Moderador: José Cardoso (UTAD)

·    Implementation and Tuning of PID Controllers Using FPAAs

Paulo Fonseca, Ramiro Barbosa

·    Control of a Temperature Peltier System with FPAAs

Paulo Fonseca, Ramiro Barbosa

Terça-feira, 21 de junho de 2016

09h30    4ª sessão – Aplicações de Processamento de Sinal

Moderador: João Pavão (UTAD)

·    FPGA-Based Dynamic Partial Reconfiguration application in Cognitive Radio Baseband Processing Systems

Mário Lopes Ferreira, Amin Barahimi, João Canas Ferreira

·    A Wireless Biosignal Measurement System using a Zynq SoC

Ricardo Joaquinito, Helena Sarmento

·    A real-time acoustic underwater direction finder in FPGA

José Francisco Valente, José Carlos Alves

11h00    Pausa para café

11h30    5ª sessão – Multiprocessamento

Moderador: José Carlos Alves (FEUP – INESC Porto)

·    An Implementation of MPI on FPGA for Distributed Memory Multiprocessing

Francisco Pires, Mário Véstias, Horacio Neto

·    FPGA implementation of a Multi-Processor for Cluster Analysis

José Canilho, Mário Véstias, Horacio Neto

12h30    Sessão de encerramento

12h45    Almoço